Contact Us  
    Today
     
    03 8671 0111

rlc 회로 예제

발진기 회로의 응용 프로그램의 경우, 감쇠 (또는 이에 상응하는, 감쇠 계수)를 가능한 한 작게 하는 것이 바람직하다. 실제로 이 목표는 계열 회로에 대해 회로의 저항 R을 물리적으로 가능한 한 작게 만들거나 병렬 회로의 경우 R을 가능한 한 많이 늘려야 합니다. 두 경우 모두 RLC 회로는 이상적인 LC 회로에 대한 좋은 근사치가 됩니다. 그러나 매우 낮은 감쇠 회로(높은 Q-factor)의 경우 코일과 커패시터의 유전체 손실과 같은 문제가 중요해질 수 있습니다. 이러한 회로는 에너지 저장 커패시터, 저항 형태의 부하, 일부 회로 인덕턴스 및 스위치로 구성될 수 있습니다. 초기 조건은 커패시터가 전압 V0에 있고 인덕터에 전류가 흐르지 않는다는 것입니다. 인덕턴스 L이 알려진 경우, 나머지 파라미터는 RLC 시리즈 AC 회로의 임피던스인 정전 용량에 의해 제공됩니다. 저항이 없는 회로의 경우 R = 0을 사용합니다. 인덕터가없는 사람들을 위해 XL = 0을 가져 가라. 그리고 커패시터가없는 사람들을 위해, XC = 0을. 14. RLC 시리즈 회로에는 200Ω 저항기와 25.0mH 인덕터가 있습니다. 8000Hz에서 위상 각도는 45.0º입니다.

(a) 임피던스는 무엇입니까? (b) 회로의 정전 용량을 찾습니다. (c) Vrms = 408 V가 적용되면 공급되는 평균 전력은 무엇입니까? 공진에서 시리즈 RLC 회로에서 전류는 전류가 RLC 회로의 주파수에 따라 변화하는 경우 회로의 저항에 의해서만 제한되며, 그 다음에 전달되는 전력도 주파수에 따라 달라집니다. 그러나 평균 전력은 순전히 저항 회로에서와 같이 단순히 전류 시간 전압이 아닙니다. 그림 2에서 볼 수 있듯이 전압과 전류는 RLC 회로에서 위상을 벗어났습니다. 소스 전압 V와 전류 I 사이에 위상 각도가 있는데, 이는 공진 주파수가 60.0 Hz에서 10.0 kHz 사이에 있음을 볼 수 있으며, 이전 예제에서 선택한 두 주파수입니다. 커패시터가 저주파를 지배하고 인덕터가 고주파를 지배했기 때문에 이것은 예상되었습니다.

Accredited with:

excellence and integrity

JHL Civil Pty Ltd ABN 79144 907 514, 10A Phillip Court, Port Melbourne, Victoria (VIC), 3207 Australia
© Copyright JHL Civil 2013